khoa luan tot nghiep,thuc hien,bo loc fir,thich nghi,dung thuat toan lms,nguyen anh cuong

KHOÁ LUẬN TỐT NGHIỆP

THỰC HIỆN BỘ LỌC FIR THÍCH NGHI DÙNG THUẬT TOÁN LMS

SV: Nguyễn Anh Cường

Chương 1. TỔNG QUAN VỀ FPGA VÀ NGÔN NGỮ VHDL

1.1. TỔNG QUAN VỀ FPGA

1.1.1. Lịch sử ra đời của FPGA

FPGA được thiết kế đầu tiên bởi Ross Freeman, người sáng lập công ty Xilinx vào năm 1984, kiến trúc mới của FPGA cho phép tích hợp số lượng tương đối lớn các phần tử bán dẫn vào 1 vi mạch so với kiến trúc trước đó là CPLD. FPGA có khả năng chứa tới từ 100.000 đến hàng vài tỷ cổng logic, trong khi CPLD chỉ chứa từ 10.000 đến 100.000 cổng logic; Con số này đối với PAL, PLA còn thấp hơn nữa chỉ đạt vài nghìn đến 10.000.

CPLD được cấu trúc từ số lượng nhất định các khối SPLD (Simple programable logic device) Thuật ngữ chung chỉ PAL, PLA. SPLD thường là một mảng logic AND/OR lập trình được có kích thước xác định và chứa một số lượng hạn chế các phần tử nhớ đồng bộ (clocked register). Cấu trúc này hạn chế khả năng thực hiện những hàm phức tạp và thông thường hiệu suất làm việc của vi mạch phụ thuộc vào cấu trúc cụ thể của vi mạch hơn là vào yêu cầu bài toán.

Kiến trúc của FPGA là kiến trúc mảng các khối logic, mỗi khối này nhỏ hơn nhiều nếu đem so sánh với một khối SPLD, ưu điểm này giúp FPGA có thể chứa nhiều hơn các phần tử logic và phát huy tối đa khả năng lập trình của các phần tử logic và hệ thống mạch kết nối, để đạt được mục đích này thì kiến trúc của FPGA phức tạp hơn nhiều so với CPLD.

Một điểm khác biệt nữa với CPLD là trong những FPGA hiện đại được tích hợp nhiều bộ logic số học đã được tối ưu hóa, hỗ trợ RAM, ROM, tốc độ cao, hay các bộ nhân, cộng dùng cho những ứng dụng xử lý tín hiệu số.

Ngoài khả năng cấu trúc lại vi mạch ở mức toàn cục, một số FPGA hiện đại còn hỗ trợ cấu trúc lại ở mức cục bộ, tức là khả năng cấu trúc lại một bộ phận riêng lẻ trong khi vẫn đảm bảo hoạt động bình thường cho các bộ phận khác

1.1.2. Khái niệm cơ bản và cấu trúc của FPGA

FPGA (Field-programmable gate array) Là vi mạch dùng cấu trúc mảng phần tử logic mà người dùng có thể lập trình được. Chữ field ở đây muốn chỉ đến khả năng tái lập trình “bên ngoài” tuỳ theo mục đích ứng dụng của người sử dụng, không phụ thuộc vào dây chuyền sản xuất phức tạp của nhà máy bán dẫn. Kiến trúc tổng quan về FPGA được mô tả như hình 1:

Vi mạch FPGA được cấu thành từ các bộ phận:

• Các khối logic cơ bản lập trình được (logic block)

Phần tử chính của FPGA là các khối logic (logic block). Khối logic được cấu thành từ LUT và một phần tử nhớ đồng bộ flip-flop. LUT (Look up table) Là khối logic có thể thực hiện bất kì hàm logic nào từ 4 đầu vào, kết quả của hàm này tùy vào mục đích mà gửi ra ngoài khối logic trực tiếp hay thông qua phần tử nhớ flip-flop. Khối logic được mô tả như hình 2:

Hình 2: Khối logic lập trình được của FPGA Trong tài liệu hướng dẫn của các dòng FPGA của Xilinx còn sử dụng khái niệm SLICE, 1 Slice gồm 4 khối logic tạo thành, số lượng các Slices thay đổi từ vài nghìn đến vài chục nghìn tùy theo loại FPGA.

• Hệ thống mạch liên kết lập trình được

Mạng liên kết trong FPGA được cấu thành từ các đường kết nối theo hai phương ngang và đứng, tùy theo từng loại FPGA mà các đường kết nối được chia thành các nhóm khác nhau, ví dụ trong XC₄000 của Xilinx có 3 loại kết nối: Ngắn, dài và rất dài. Các đường kết nối được nối với nhau thông qua các khối chuyển mạch lập trình được (programable switch), trong một khối chuyển mạch chứa một số lượng nút chuyển lập trình được, đảm bảo cho các dạng liên kết phức tạp khác nhau.

• Khối vào/ra (IO Pads)

Khối vào/ra nhiều hay ít là tuỳ thuộc vào từng loại FPGA. Chúng có thể được kết nối với các thiết bị bên ngoài như LED, USB, RS₂32, RAM.. .. Tuỳ theo mục đích sử dụng

• Các phần tử tích hợp sẵn

Ngoài các khối logic, tùy theo các loại FPGA khác nhau mà có các phần tử tích hợp thêm khác nhau, ví dụ để thiết kế những ứng dụng SoC, trong dòng Virtex 4,5 của Xilinx có chứa nhân xử lý PowerPC, hay cho những ứng dụng xử lý tín hiệu số trong FPGA được tích hợp các DSP Slice là bộ nhân, cộng tốc độ cao, thực hiện hàm A* B+ C, ví dụ dòng Virtex của Xilinx chứa từ vài chục đến hàng trăm DSP slices với A, B, C 18-bit.

1.1.3. Các ứng dụng của FPGA

Ứng dụng của FPGA bao gồm: Xử lý tín hiệu số, các hệ thống hàng không, vũ trụ, quốc phòng, tiền thiết kế mẫu ASIC (ASIC prototyping), các hệ thống điều khiển trực quan, phân tích nhận dạng ảnh, nhận dạng tiếng nói, mật mã học, mô hình phần cứng máy tính.. .

Do tính linh động cao trong quá trình thiết kế cho phép FPGA giải quyết lớp những bài toán phức tạp mà trước kia chỉ thực hiện nhờ phần mềm máy tính, ngoài ra nhờ mật độ cổng logic lớn FPGA được ứng dụng cho những bài toán đòi hỏi khối lượng tính toán lớn và dùng trong các hệ thống làm việc theo thời gian thực.

----------------------------------------------------

MỤC LỤC

BẢNG KÝ HIỆU VIẾT TẮT

LỜI MỞ ĐẦU

CHƯƠNG 1. TỔNG QUAN VỀ FPGA VÀ NGÔN NGỮ VHDL

1.1. TỔNG QUAN VỀ FPGA

1.1.1. Lịch sử ra đời của FPGA

1.1.2. Khái niệm cơ bản và cấu trúc của FPGA

1.1.3. Các ứng dụng của FPGA

1.2. TỔNG QUAN VỀ NGÔN NGỮ VHDL

1.2.1. Giới thiệu về ngôn ngữ mô tả phần cứng VHDL

1.2.2. Cấu trúc một mô hình hệ thống mô tả bằng ngôn ngữ VHDL

CHƯƠNG 2. BỘ LỌC FIR

2.1. BỘ LỌC FIR TRUYỀN THỐNG

2.2. BỘ LỌC FIR SỬ DỤNG KIẾN TRÚC SYSTOLIC ARRAY

2.2.1. Tổng quan về systolic array

2.2.2. Bộ lọc FIR thực hiện theo kiến trúc systolic array một chiều

CHƯƠNG 3. BỘ LỌC FIR THÍCH NGHI DÙNG THUẬT TOÁN LMS

3.1. ĐẶT VẤN ĐỀ

3.2. CẤU TRÚC CỦA MẠCH LỌC THÍCH NGHI

3.3. MẠCH LỌC WIENER FIR

3.4. CÁC THUẬT TOÁN THÍCH NGHI VÀ ỨNG DỤNG

3.4.1. Phương pháp giảm bước nhanh nhất

3.4.2. Thuật toán toàn phương trung bình tối thiểu (LMS)

CHƯƠNG 4. HỆ THỐNG SỐ BÙ HAI VÀ CÁC PHÉP TOÁN

4.1. BIỂU DIỄN SỐ ÂM TRONG HỆ THỐNG SỐ BÙ HAI

4.2. THỰC HIỆN CÁC PHÉP TÍNH TRONG HỆ THỐNG SỐ BÙ HAI

4.2.1. Thực hiện phép cộng trong hệ thống số bù hai

4.2.2. Thực hiện phép trừ trong hệ thống số bù hai

4.2.3. Hiện tượng tràn số

4.2.4. Thực hiện phép nhân trong số bù hai

CHƯƠNG 5. THỰC NGHIỆM

5.1. MÔ TẢ PHẦN CỨNG CỦA KIT VIRTEX-II PRO

5.2. KẾT QUẢ THU ĐƯỢC VỚI BỘ LỌC FIR TRUYỀN THỐNG

5.3. KẾT QUẢ THU ĐƯỢC VỚI BỘ LỌC FIR THEO KIẾN TRÚC SYSTOLIC

5.4. KẾT QUẢ THU ĐƯỢC VỚI BỘ LỌC FIR THÍCH NGHI

KẾT LUẬN

TÀI LIỆU THAM KHẢO

PHỤ LỤC

---------------------------------------------

Keyword: download,khoa luan tot nghiep,thuc hien,bo loc fir,thich nghi,dung thuat toan lms,nguyen anh cuong

linkdownload: KHOÁ LUẬN TỐT NGHIỆP

THỰC HIỆN BỘ LỌC FIR THÍCH NGHI DÙNG THUẬT TOÁN LMS